下周二，美国总统拜登将在结束防疫隔离后签署《2022芯片和科学法案》（The CHIPS and Science Act，下称芯片法案或法案），使之生效。里面有部分内容会涉及到EDA。

那么什么是EDA？通过此篇可以初步了解下EDA及其地位。EDA全名电子设计自动化，产业结构是这样的。

EDA产业是整个集成电路的源头，被誉为芯片之母。

有了设计才有产品，一切芯片都是设计完成后才能投产。虽然整个市场只有70亿美元左右，但却能影响数十万亿美元的市场。

一、EDA/IP产业介绍

1.1 芯片产业链的格局

它的上游主要是集成电路的设计，设计的数据会交到专业的晶圆代工厂，比如说台积电，中芯国际进行芯片的制造，在制造完成以后会把得到的晶圆切片、封装、测试，然后就形成了完整芯片，组装到下游的终端系统里，比如说手机、数字电视。从设计、制造到封装测试的整个环节是芯片比较核心的产业链。EDA和IP分别位于芯片设计的产业链的上游。

1.2 芯片设计发展的趋势

1）IDM模式

上个世纪7、80年代左右，那个时候芯片设计制造和封装测试的所有环节往往都是由一家公司来完成的，现在称之为IDM模式，到现在仍然是非常重要的一种模式。英特尔的处理器、三星的内存条、德州仪器的一些模拟芯片，这些大厂采用的都是IDM模式，即一家厂商负责芯片的设计制造、封测和芯片产品的营销。

2）Fabless模式

上个世纪80年代中叶出现了台积电这家公司，台积电的出现其实是改变了整个芯片设计和制造产业的格局。因为当时随着芯片制造复杂度的提升，制造的成本、设备成本以及新工艺研发的成本对于很多想进入芯片产业的初创公司来说是不能够承担的。台积电当时非常创新性的开创了晶圆代工的概念，也就是Fabless模式。台机电、三星，中芯国际就是比较出名的Fab，他们本身不参与集成电路的设计，但是用设计公司设计的芯片的图形数据进行专业的代工生产。

这样做的好处就是将设计和制造这两个截然不同的领域完全分开，并且分别交由专业的公司来实现。设计公司因为对于芯片的应用和技术指标比较了解，所以设计出来的芯片也更加贴合终端的市场应用。制造公司因为汇总了成千上万的芯片设计公司送来的数据进行制造，在大量的芯片制造的工程实践当中有机会去调整产线，不断对产线上的参数进行调优，这样可以不断的优化工艺，提升产品的良率。同时也是避免了整个产业链内大量的公司重复建造生产线的重复成本。所以台机电的出现对于集成电路设计和制造来讲是有划时代的意义。

3）轻设计模式

随着芯片设计的复杂度和规模进一步上升，例如手机的处理器通常都是几十上百亿个晶体管集成到一个一块钱硬币大小的芯片里面，复杂度是非常高的，可以把它看成一个系统。这样系统级的芯片里面集成了许多的功能，每个功能都对应着一个子模块，这些子模块可以认为是半导体的IP。

随着芯片设计的规模逐渐增加，任何芯片设计公司都不会从头开始设计它的产品，往往都是购买第三方的IP模块进行拼接和组装，最后完成设计。在设计的过程当中不可避免的会用到EDA工具，EDA可以理解为在芯片设计过程当中需要用到的流程化CAD软件，它其实也是CAD软件的一种，只不过是专门用于芯片设计，本质上它是辅助芯片设计的流程工具。

图：芯片设计发展趋势

1.3 EDA+IP设计模式的必然性

首先，从65纳米到16纳米、7纳米、5纳米，芯片的设计成本基本上是呈指数增加的趋势。在这样的情况下，对于复杂的芯片和采用先进工艺的芯片来说，芯片设计成本逐步攀升。所以芯片设计，尤其是芯片设计的第一次成功非常关键，否则芯片设计公司就面临着非常大的沉没成本。所以在这种情况下，芯片设计公司就不可避免地会想到重复利用一些已经经过验证的，成熟的，模块化的设计，这些模块化的设计就是IP。随着工艺制成不断的前进，每一块芯片上面平均能够集成的IP的数量也在不断增加。以苹果的A14为例，它的处理器上面有各种各样的IP，比如说中央处理器CPU，苹果自研的人工智能的神经网络，苹果自研的图形处理器GPU，内存接口。

图：EDA+IP设计的必然性

二、 EDA/IP市场结构

2.1 市场规模

就终端的市场以及互联网市场来说，2020年EDA和IP加在一起的市场规模大概是110亿美金左右。其实这个市场容量不大，但是EDA和IP现在是处于整个芯片产业链，乃至整个的IT电子信息服务业的最上游，EDA和IP的一举一动都会具有很强的杠杆效应。中国的EDA市场规模去年大概在7亿美金左右，折合成人民币差不多是50亿左右。

2.2 行业垄断

EDA软件在国内和全球都是非常垄断的领域，排名前三的都是美国公司，而且这三家美国公司市场的营销额占到了90%甚至95%以上。IP也是类似的局面，IP前4大供应商的销售额也是占到了全球全部销售额的3/4。

2.3 EDA软件的产业链

上游主要都是一些特殊的硬件提供商和通用软件开发商，基于通用的软件去开发这种特殊的EDA工业软件。在中游整个市场格局大概可以分成三个层级。第一层级的就是EDA公司的三大巨头，Synopsy、Cadence和Mentor，这三家的营收基本上都超过了10亿美金。第二级别的营收大概是1亿美金左右，最高不会超过2亿美金，处在这一层级就有华大九天。

2.4 各个公司的拳头产品

现在Synopsys和Cadence是全球唯二能够提供完整的芯片设计所有EDA工具的厂商。Mentor的强项是晶圆工厂所要用到的OPC工具、缺陷检查的工具以及芯片设计最后需要用到的DRC-LVS工具。

第二层级的Ansys主要擅长在芯片设计好以后把它放到电路板上。如果芯片的运行速度比较高，不可避免的会遇到一些电磁场的效应，Ansys的工具主要是用于PCB板上的电磁的仿真。华大九天比较擅长的领域是模拟芯片的设计，它可以提供模拟芯片设计从前端到后端的比较完整EDA解决方案，但比较遗憾的是它没有数字芯片设计的EDA软件。

第三层级，概伦电子的产品和解决方案跟华大九天具有比较大的重合，它提供的主要是模拟芯片设计所用到的一个比较核心的工具叫仿真器。仿真器的作用是对设计出来的模拟电路进行仿真，然后得到模拟电路性能的相关数据。仿真器是模拟芯片设计的一个环节，所以概伦电子和华大九天业务上有相当大的重合。广立微也是国内的公司，它主营用于芯片测试封测环节的应用软件。芯禾科技以后应该会有不错的增长，它的主要的竞争对手就是Ansys，它提供的EDA解决方案也是以电路板的电磁仿真为主。

下游主要就是芯片设计厂商、晶圆制造厂商还有封测厂。

图：EDA软件产业链

2.5 IP的竞争格局

IP主要是分为中央处理器，图形处理器，接口类IP，最多的就是USB接口，比如手机的充电和HDMI的接口。前4大供应商的市占率加起来基本上是在3/4左右，这个比例一直比较稳定。国产IP的公司，现在业绩最突出的是芯原股份，也是去年在科创板上市的一家公司，其实市占率是比较低的。

图：IP市场格局

三、EDA/IP业务与核心竞争力

3.1 芯片分类及设计流程

数字芯片和模拟芯片：狭义的EDA工具主要是针对芯片设计过程当中所要用到的工具软件。芯片大概可以分成数字芯片和模拟芯片两类，数字芯片主要处理的是数字信号，这一类芯片的特点就是规模可以做得非常大，功能可以非常全，但是光靠数字芯片也不能完成一个系统，需要模拟芯片对数字芯片进行辅助。模拟芯片的作用就是充当数字芯片和外界用户之间的接口，比如说模拟芯片大量地涉及到用户能够感知到的光信号，比如屏幕的亮度颜色，还有用户能够听到的声音，将这样的信号转化为数字信号，然后交给数字信号进行处理。

数字芯片设计流程:提出要求，数字芯片的设计者会根据要求进行电路功能的设计。现在数字芯片的设计已经变成了写类似于c语言的代码，这些代码描述了数字电路的功能。把设计好的数字电路的代码转化为电路图，技术术语叫做综合，这一步之前的都叫数字的前端。综合之后的都叫数字后端，转化为电路图以后就要把电路图上的元器件摆放到特定的位置，就是在芯片上就要给它一个实际的坐标。对于电路图上的连接关系要用实际的金属进行连线，这一步就叫做布局布线，会产生图形的数据。这个图形的数据会经过一些物理验证，比如说DRC-LVS。如果所有的验证都通过，就会交给晶圆代工厂进行制作。

模拟芯片设计流程：模拟芯片设计比数字芯片简单，模拟芯片不是从设计代码开始的，在设计的过程当中有大量的人工调整环节。模拟芯片大概可以认为它从电路图设计这一步开始，没有综合。电路图设计完以后进行一些仿真来验证性能，然后对它进行布局布线的设计。之后也跟数字芯片类似，会对布局布线好的版图做一些物理的验证，验证好了以后交给晶圆厂。

芯片设计主流的EDA工具：模拟工具的主流是Cadence的平台，市占率大概在70%左右。2020年，模拟EDA工具在全国范围大概有12亿人民币的市场，70%是Cadence的平台。数字前端的领导者主要是Synopsys，虽然Synopsys和Cadence都能提供完整的模拟和数字设计EDA工具，但是两家还是有各自更加擅长的部分。Synopsy更加擅长数字前端的工具，Cadence更擅长数字后端以及模拟类的工具。

3.2 EDA和IP盈利模式

EDA厂商的两种盈利模式：EDA公司的盈利主要是软件license的授权，一般在国内EDA公司还是根据出售的EDA工具的license个数进行收费，而且每个license通常是三年起售，不同的EDA工具单价差异非常大。数字后端布局布线工具的复杂度是最高，工作量也是在芯片设计当中是最大的，所以license单价是最贵的。其次是模拟类的设计工具，再其次是数字前端的工具。

除了软件license授权以外，还有一笔费用是设计服务费，通常是国际EDA大厂的配套服务。芯片设计的服务主要就是帮助没有设计经验的公司，特别是初创公司，比如芯片的公司。他们本身不擅长做芯片，又需要设计在先进工艺上很复杂的芯片，国际的一些大厂会针对这样的客户特别的提供设计服务。设计服务的含义是帮助这些初创公司建立先进工艺上的EDA流程，借着这个机会把自家的一些工具给推销进去。

图：EDA盈利模式

IP的盈利模式：和EDA类似。主要是IP的license授权，大部分情况下还是基于项目进行收费。一个项目用到几个IP，每个IP都有对应的单价，然后加起来就是这个项目的IP授权费，除此以外，还有类似的设计服务概念。除了这两块收费模式以外，IP还有额外的一个收费模式就是版税。芯片设计厂商用IP进行量产，出货以后IP供应商会根据芯片的出货量以及芯片的单价按比例去抽成，在IP采购的合同一开始就会有一定的约定，通常的比例差不多是百分之零点几到2%之间。

图：IP盈利模式

3.3 EDA供应商的核心竞争力

1）基础研究：EDA工具涉及到芯片设计非常底层的技术，在EDA工具里面内嵌了大量的引擎。它需要对芯片的模型进行处理，不可避免的会涉及到半导体的材料学量子力学这样非常底层的技术。

2）算法的实现能力：特别是在设计模拟的仿真器以及数字的后端的布局布线工具，这样的工具是需要针对一个特殊的优化问题去设计一套算法，并且把这个算法合适的实现出来。算法的好坏和实现的差异会影响整个EDA工具在实际运行过程当中的速度和精度，这是非常用影响用户体验和EDA工具本身的质量的。算法的设计不可避免就会用到一些应用数学的知识、计算机科学特别是算法结构方面的知识。现在大服务器都是多核的运行，甚至是带有GPU的加速。在这种情况下如何根据这个服务器的硬件的结构适当的调整算法，让它跑得更快更准，是EDA供应商的一个核心价值。

3）产品的完备性：是从商务的角度，因为具有完整的工具链会让公司在商务谈判的时候更有优势。如果公司擅长的只是芯片设计环节当中某个点工具，在商务谈判当中是处于不利地位的，因为竞争对手如果具有比较完备的产品会把公司挤出竞争。

图：EDA供应商核心竞争力

3.4 IP的核心竞争力

1）IP的成熟度：成熟度是指某个IP有没有经过客户的量产验证，有没有经过实际的芯片测试，有没有行业规范的认证，成熟度越高的IP越容易获得客户的信任。

2）生态：这块是针对CPU还有GPU类的IP。因为这一类比较特殊，不单是芯片设计厂商要用，软件的开发者也要在芯片上基于CPU或者GPU开发软件，所以IP厂商在软件开发者当中推广的程度也就决定了他的IP能不能被芯片设计厂商广泛的采纳。

3）技术支持：IP厂商能够提供的技术支持的完备性，及时性等等。

4）解决方案完备性：如果IP的产品线比较全，自然在商务竞争上面会具有非常大的优势。

四、国产EDA/IP的机遇和风险

4.1 EDA/IP巨头的发展之路

1）研发投入。这两家有持续数10年的高额的研发的投入，研发的比例占到了公司营收的3成以上。

2）政府支持。在创业初始和EDA新技术出现拐点的情况下，美国的国防部和政府对于EDA公司给予了非常大的帮助。比如电子复兴计划，政府牵头布置一些比较前沿的国防性的项目，让这些公司项目当中合作，产业链上下游公司在合作的过程当中不断的去磨合和打磨产品，让产品在项目当中得到试错的机会并且不断改进。

3.）不断并购。Synopsys和Cadence在发展的历程当中也不是一开始就是EDA的巨头的，在发展的历程当中也经过一系列的并购。进入21世纪以后，Synopsys和Cadence每年都有比较大的收购，通过不断的收购去扩充自己的产品线，以至于导致EDA市场双寡头的竞争格局。

4.2 国产EDA发展挑战

1）国外巨头垄断。从国内市场来看，三巨头占了95%的营销额，是非常高度垄断的局面。这种垄断的局面导致国内的公司在使用EDA工具的时候不得不求助于国外的厂商。

2）长期技术积累和资金投入。因为EDA涉及到半导体物理还有计算机算法这些比较底层的，甚至是交叉的学科，需要长期的技术积累和资金的投入。和国外龙头相比，国内起步还是晚了很多。

3）本国EDA人才需求严重不足。这些基础的应用研究都是要落实到相关的人才方面。我国EDA相关的人才储备现在大概不到2000人，在这当中还有一半以上是在三巨头工作，真正为国产EDA做研发的人员大概只有五六百号人，和国际巨头动辄几千人相比力量非常薄弱。

4）EDA产业上下游的支撑。公司的发展需要国内的芯片产业链上下游的合作，不能闭门造车，工具还是要有客户来使用，这样EDA工具才能得到大量的试错机会，有机会去改进迭代。国内现在有些人想组织这样的产业联盟，但是目前是在起步的阶段，相信未来应该会有一个不错的发展。

5）产业并购。一家公司的研发能力始终是有限的，当研发能力已经到达了它的边界的时候，为了继续扩大市场的份额就不得不求助于并购。国产的EDA公司大部分都产品不全，未来各个环节都可能有各种各样的初创公司。有了初步的产品以后，并购应该也会被提上日程。

图：国产EDA发展的挑战

4.3 国产EDA发展的基本路线

1）产业并购和上下游协同。对于国产的EDA厂商来说，比较务实的方法是先从点工具开始，先把某个环节的一些工具做到极致，利用它打开市场局面。最后从这个点工具慢慢的扩展到整条EDA工具产业链。国内EDA厂商彼此之间可以合作，这样的合作包括技术上的共同研发或者是资本层面的兼并收购。上下游协同主要是需要产业联盟，它需要整合行业内的资源，尤其是不要搞重复的研发。EDA工具本身市场规模也不大，某个环节出现两三家公司没有太大的必要性。新造出来的EDA的工具要得到下游的国产的芯片设计厂商的支持。上下游协同也不能忽视国产的晶圆代工，因为像数字后端布局无线的工具还有模拟的工具，需要晶圆厂商提供的pdk，所以产业联盟也是需要他们的加入。

2）技术革新

1. 利用ML算法、数据挖掘等技术,大量收集IC设计数据,以数据驱动1C设计的优化问题,从而绕开传统巨头的限制。

2. 基于GPU,甚至是ASIC开发EDA工具,大幅度提升生产率。

3. 从成熟工艺开始,先优化如下方向的EDA：(1)器件建模TCAD；(2)电磁场建模与仿真；(3)模拟与射频IC设计的全流程工具,提高工具软件的稳定性、可靠性以及性能；(4)foundry制造方向的工具软件,如OPC,缺陷检查,良率分析。

4.4 EDA发展的供给侧必要保障

1） 人才供给。EDA开发人才，核心人才需要引进,特别是EDA巨头的华人核心研发。

2） 基础研究储备。半导体材料,量子物理

3） 资金供给。直接支持:IC设计的专利保护机制,补贴,减税；间接支持:产业上下游资源的协同

五、Q&A

Q：国产EDA厂商崛起其实是一个趋势，从三大来讲的话他们如何去应对这个趋势？

A：有点类似于传统车面对新能源车崛起。在中美的科技争端的背景下，美资厂商能做的很有限，成立合资公司和EDA上云只能缓解，但是改变不了大的趋势。一旦国产的一些公司做出来技术竞争力跟现在国际大厂类似的工具，那么等待国际EDA巨头在中国市场的是慢性的死亡，大趋势是不会逆转的。

Q：EDA市场是由并购组成的巨头，但是中国现在综合实力来讲可能连并购的标的都找不到，怎么看这样的问题？

A：EDA公司并购的高潮大概是在05年到12年这段时间内，业界出现了大大小小数百家公司，行业标准也没有统一，在这样的情况下大公司把这些小公司慢慢收进来。对于国产EDA而言并购还为时过早，除了华大这几家已经有成熟的产品，其他的公司还没有实质性的产品出来。等到这些公司有了实际的产品，并购额会更加现实一点。不同的芯片设计环节用到的EDA工具技术门槛是不一样的。有些EDA工具的国产替代会比较早，有些就会比较晚。像模拟工具，现在华大跟概伦电子已经是比较有竞争力的，剩下的无非是去改变国产用户的习惯问题。剩下的比较容易攻克的是数字前端，像验证工具、综合工具，这些工具不是很难。再次的是像sign-off工具，那么这一类工具其实也不是很难。最难的，国产替代最缓慢的应该是数字后端布局布线的工具，可能要5~10年。

Q：国内的公司，哪些政府或者国家有意向在进行扶持？

A：国家一般都是入股大基金，大基金带动社会基金，然后去通过股权投资的形式扶持，这样其实做了很多尽职调查，对于国产EDA是个好事。鸿芯微纳，紫光国微做的是数字后端布局布线，国家要扶想扶持的话对于这两个公司应该给予更多的耐心。

Q：如果国产想建立这种自己的行业规范体系，是要无限的去接近国外还是建立一套国内的数字全流程的工具体系？

A：其实在现在的环境下要勇于尝试。前端的工具今年年底或者明年年初应该会有一个比较成型的试用版出来。验证还有综合的工具跟国外龙头的EDA工具其实是差不多的。比较难的还是布局无线的工具，国内的厂商也可以破釜沉舟，不用跟在国际大厂的后面，而是做一款超越他们的工具。

今年5月份Google发布了一篇论文，在EDA行业其实是有非常大的震动。Google把布局布线看成是更大规模的围棋游戏，基于这个假设去尝试了一条非常新的路线，利用深度学习的算法实现了芯片的全自动布局布线。Google的处理器，100个人的团队可能要做几个月，但是利用这一套算法的话可以在一台中等规模的服务器5个小时之内完成设计质量类似的设计。利用人工智能其实是一个未来的趋势，国内人工智能的储备是不差的，国内的一些公司可以尝试跟从事AI基础研究的大学和互联网公司进行联合的公关。

Q：目前芯片制程从低层向高层走，芯片的前端和后端设计方面有哪些挑战？现在EDA的工具已经成熟到能够帮助设计公司cover掉这些问题了吗？

A：工艺制程对于数字前端的工具没有特别直接的影响。数字前端做的最大的事情，一个是验证，另外一个是把代码把转化成为电路图，这两步其实跟制程都没有直接的关系。所以对于数字前端的工具而言，制程的提高没有直接影响，仅有的影响就是设计规模增长对他们的处理能力有更高的要求。但是数字后端就不一样，数字后端它是要把电路图的元器件进行摆放，要调取工艺库的图形和电路的参数，所以数字后端布局布线的工具是受到工艺制程影响最直接的工具。先进的工艺会对于设计工程师有比较大的挑战。这也是为什么国产做数字后端的厂商可以选择AI的技术路径。这些工具都需要工程师具有非常高的技术的修养，对于对于使用者本身也是有很高的要求。工具还没有那么的智能，还是需要设计工程师进行大量的指导，这样的工具其实是没有充分发挥出现在的服务器的生产力。

Q：MCU这种数模混合电路里面，听说有些公司会授权一个模拟的IP，您这边有了解吗？

A：模拟IP在整个IP的占有率上应该是很低，只占了2.8%。IP的授权费用比较常见的基于项目的授权，使用一次付一次钱。还有就是termlicense，比如交付一款IP三年，期间不管做多少项目都是这么多钱。